# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-032234

(43)Date of publication of application: 03.02.1998

(51)Int.CI.

H01L 21/66

G01N 27/20 H01L 27/12

(21)Application number: 08-187897

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

17.07.1996 (7


(72)Inventor: ITO AKIKO

KAGEYAMA MOKUJI

# (54) EVALUATION OF SOI SUBSTRATE

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a method of evaluating an SOI(silicon on insulator) substrate, which can perform evaluation of the insulation properties of an insulating film with good sensitivity, simply and rapidly. SOLUTION: This method of evaluating an SOI substrate is one to the SOI substrate of a structure, wherein an insulating film 102 is formed between a support substrate 103 and an element active layer 101, the layer 101 is brought into contact with a fluoride-containing aqueous solution 205 to apply a voltage between the solution 205 and the substrate 103 and a porous silicon film 301 is made to form in the surface, which is located over a current pass point penetrating a defect 107 generated in the film 102 formed between the layer 101 and the substrate 103, of the layer 101.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平10-32234

(43)公開日 平成10年(1998)2月3日


(51) Int.CL <sup>6</sup>	截別記号 庁内整理番号	FΙ	技術表示箇所
HO1L 21/66		H 0 1 L 21/66	K
			Q
G01N 27/20		G 0 1 N 27/20	Z
H01L 27/12		H01L 27/12	E
			Τ
		審査請求 未請求	請求項の数4 OL (全 5 頁)
(21)出願番号	特顧平8-187897	(71)出顧人 0000030	)778
		株式会社	<b>社東芝</b>
(22) 出顧日	平成8年(1996)7月17日	神奈川	<b>県川崎市幸区堀川町72番地</b>
		(72)発明者 伊 藤	彰 子
		神奈川	<b>県川崎市幸区堀川町72番地 株式会</b>
		社東芝	川崎事業所内
		(72)発明者 影 山	もくじ
		神奈川	具川崎市幸区堀川町72番地 株式会
		社東芝	川崎事業所内
		(74)代理人 弁理士	佐藤 一雄 (外3名)

# (54) 【発明の名称】 SOI基板の評価方法

# (57)【要約】

【課題】 絶縁膜の絶縁性評価を感度良く簡便かつ迅速 に行いうるSOI基板の評価方法を提供する。

【解決手段】 本発明のSOI基板の評価方法は、支持基板103と素子活性層101との間に絶縁膜102が形成されているSOI基板に対するものであって、案子活性層101を弗化物を含有する水溶液205に接触させて、水溶液205と支持基板103との間に電圧を印加し、素子活性層101と支持基板103との間に形成された絶縁膜102に生じた欠陥107を貫通する電流パス点上にある素子活性層101の表面に、ボーラスシリコン301を形成させる。



#### 【特許請求の範囲】

【請求項1】支持基板と素子活性層との間に絶縁膜が形成されているSOI基板の評価方法において、

前記案子活性層を弗化物を含有する水溶液に接触させて、前記水溶液と前記支持基板との間に電圧を印加し、前記絶縁膜に生じた欠陥を貫通する電流バス点上にある前記素子活性層の表面に、ボーラスシリコンを形成させるSOI基板の評価方法。

【請求項2】前記弗化物は弗化水素酸であることを特徴とする請求項1 に記載のS○Ⅰ基板の評価方法。

【請求項3】前記弗化水素酸を含有する水溶液として、エタノール、メタノールおよびこれらの混合物からなる群から選択された少なくとも1種類からなる物質を用い、かつ弗化水素酸の含有量が1~55%の範囲であることを特徴とする請求項2に記載のSOI基板の評価方法。

【請求項4】前記素子活性層上に形成されたポーラスシリコンをカウントすることにより前記SOI基板の絶縁膜の欠陥密度を評価することを特徴とする請求項1~3のいずれかに記載のSOI基板の評価方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリコン基板に酸素イオンを高濃度で注入し、熱処理して埋め込み酸化膜(絶縁膜)を形成する方法(SIMOX法)により形成されたSOI基板の評価に関するもので、特にSOI基板の絶縁膜に存在するピンホールの評価に使用されるものである。

### [0002]

【従来の技術とその課題】絶縁層(絶縁膜)を介して支 30 持基板及び素子活性層が一体化されたSOI(Silicon On Insulator)基板は、接合容量の低減、短チャネル効 果の抑止等が可能であることから次世代用基板として開 発が進んでいる。

【0003】SOI基板の製造方法として、シリコン基板に酸素イオンを高濃度で注入し、熱処理して埋め込み酸化膜(絶縁膜)を形成する方法(SIMOX法)が知られている。

【0004】このように形成されたSOI基板の評価項目としては基板の反りやスリップ、素子活性層の結晶欠陥、重金属汚染不純物および酸素濃度といった従来の基板と同様の項目の他に、素子活性層および絶縁酸化膜の膜厚制御、界面ラフネス、酸化膜のピンホール密度等がある。その中でも埋込み酸化膜の絶縁性の確保は、デバイスの微細化、高速化、および高信頼性のために極めて重要である。

【0005】SOI基板の埋込み酸化膜の絶縁性評価手法としては大きく分けて以下の3つの手法が挙げられる。

【0006】第1の手法は、透過型電子顕微鏡(TE

M)等の顕微鏡を用いて直接酸化膜の欠陥やビンホールを観察するものである。この手法は欠陥やビンホールの形状について詳細な情報を得ることができる。しかし、SOI基板全面を走査しなければならず、一回の測定に時間がかかること、また観察対象物の密度が低いとそれを探し出すのが非常に困難であること、という大きな問題がある。

2

【0007】第2の手法としては、SOI基板上に実際にパターンを形成してデバイスを製造し、その電気的特性を調べる手法が挙げられる。しかしこの手法も電気的性質について詳細な情報が得られるものの、パターン形成に手間がかかる、または電気的特性がパターン形成時の影響を受ける可能性がある、という問題が存在する。【0008】第3の手法としては、例えば、梶山ら、第55回応用物理関係連合講演会予稿集20a-ZE-1p673(1994)に開示されている技術である。

【0009】との方法は、例えばCuSO, 溶液をSOI基板の素子活性層に接触させ、SOI基板にバイアス 電圧をかけ電流パスが生じた所にCuを、以下の化学式 20 Cu' + 2e<sup>-</sup> → Cu

により反応させて、Cuを析出させマーキングするものである。との手法は前記2つの手法に比べ簡便かつ迅速な手法であるが、電流パスが小さい場合、Cuの析出が少なくなるため感度の面で問題がある。

【0010】そこで、本発明の目的は、絶縁膜の絶縁性 評価を感度良く簡便かつ迅速に行いうるSOI基板の評 価方法を提供することにある。

[0011]

【課題を解決するための手段】本発明のSOI基板の評価方法は、支持基板と素子活性層との間に絶縁膜が形成されているSOI基板の評価方法に関するものであって、素子活性層を弗化物を含有する水溶液に接触させて、水溶液と支持基板との間に電圧を印加し、絶縁膜に生じた欠陥を貫通する電流パス点上にある素子活性層の表面に、ポーラスシリコンを形成させる。

【0012】本発明のSOI基板の評価方法は、弗化物が弗化水素酸であることを特徴とする。

【0013】本発明のSOI基板の評価方法は、弗化水素酸を含有する水溶液として、弗化水素酸、エタノール、メタノールおよびこれらの混合物からなる群から選択された少なくとも1種類からなる物質を用い、かつ弗化水素酸の含有量が1~55%の範囲であることを特徴とする。

【0014】本発明のSOI基板の評価方法は、素子活性層上に形成されたポーラスシリコンをカウントすることによりSOI基板の絶縁膜の欠陥密度を評価することを特徴とする。

【0015】このように、SOI基板の素子活性層を弗 化水素酸を含有した水溶液に接触させ支持基板側から電 50 圧を印加する。絶縁層にピンホール等の欠陥が存在する 3

場合、電流は欠陥からリークする。そのため絶縁層の欠 陥上の素子活性層にも電流が流れ、弗化水素酸と反応し ポーラスシリコンが形成される。この素子活性層上に形 成されたポーラスシリコンをカウントすることにより、 SOI基板の絶縁層の評価を行うことができる。

【0016】とれにより、SOI基板の絶縁膜の絶縁性 評価を感度良く簡便かつ迅速に行いうる。

#### [0017]

【発明の実施の形態】以下、本発明に係るSOI基板の 評価方法の第1の実施の形態を図1および図2を参照し 10 て説明する。

【0018】図1はこの形態により、SOI基板上に欠 陥に対応したボーラスシリコンを折出させた状態を示す 断面図であり、図2はこの形態によりSOI基板上にポ ーラスシリコンを析出させた状態を示す平面図である。 【0019】SOI基板100は、絶縁層すなわち埋込 み酸化膜102により、支持基板103と素子活性層1 01とに分離されている。埋込み酸化膜102は、シリ コンウエハに酸素イオンを注入し、その後熱処理すると とにより形成される。

【0020】埋込み酸化膜102には、酸素イオン注入 時に、素子活性層101に存在するよごれ (パーティク ル)がマスクとなって、酸素イオンが注入されない領域 が生じ、これが欠陥(ピンホール)107の発生原因と なる。

【0021】このピンホール107を検出するために、 SOI基板100を、底面に第1のPt電極204を有 するテフロン容器200に固定する。次にSOI基板1\*

8102

H. O. h'

のように反応し、ポーラスシリコン301が形成され

【0026】電圧を印加してから5分後に、シリコンウ エハをテフロン容器200から外して、素子活性層10 1上に形成されたポーラスシリコン301をカウントす ることによりSOI基板の絶縁膜のピンホール密度およ び面内分布、大きさの評価が可能となる(図2参照)。 【0027】図3(a)は、第1の実施の形態により、 異なるメーカのウエハを用いて、あるドーズ量のSIM OX/SOIウエハ (A~D) のピンホール密度を評価 40 した結果を示す図表である。また図3(b)は、図3 (a) で示したものと同じウエハを、従来の技術によ り、ピンホール密度を評価した結果を示す図表である。 【0028】ウエハAとウエハBとがX社製、ウエハC がY社製、ウエハDがZ社製のものであり、またウエハ AとウエハBとが低濃度のドーズ量(0.4×101°c m<sup>-1</sup>)、ウエハAとウエハBとが高濃度のドーズ量 (1.8×10"cm") のものである。

【0029】ウエハの種類によってピンホール密度がか なり異なり、またこの実施の形態によりピンホールがよ 50

\* 00の素子活性層 101上に47%の弗化物、例えばH F (弗化水素酸)の水溶液または弗化水素酸:エタノー ル1:1の水溶液205を満たす。なお、弗化水素酸を 有する水溶液には、エタノール、メタノール及びこれら の混合物からなる群から選択された少なくとも1種類か らなる物質であればよい。また、弗化水素酸の含有量と しては、水溶液の1~55%の範囲であることが好まし い。この弗化水素酸の含有量と後述するポーラスシリコ ンの形成の有無との関係を図6の図表に示す。

【0022】なお、素子活性層だけでなく、支持基板1 03側も水溶液205に接触させても問題ない。

【0023】次にHF水溶液205中に第2のPt電極 206を差し込み、第1のPt電極204に0Vの電圧 を印加し、第2のPt電極206の電極には25Vの電 圧を5分間印加する。この作業は室温で行うが、温度は 0~40℃の範囲であれば問題ない。また、第1のPt 電極204と第2のPt電極206との間に印加する電 圧は1mV~50Vの範囲が好ましい。

【0024】この時、埋込み酸化膜102は絶縁体であ 20 るため、もし埋込み酸化膜102にピンホールが存在し なければ、支持基板103と素子活性層101との間に 電流は流れない。

【0025】しかし、もしピンホール107が存在すれ は、ホールトがピンホール107を通過するため、電流 パスが生じる。この電流パスにより、素子活性層101 のピンホール107に対応する位置の表面で、シリコン と弗化水素酸が以下の化学式

### HF

#### . # 2 8 1 P 6 (溶解)

り精密に検出できることがわかる。

【0030】なお、ポーラスシリコンの検出を顕微鏡を 使用して行っても良く、とれにより小さなポーラスシリ コンを検出できる。

【0031】また図4に示すように、発光源501か ら、SOI基板100の表面全体を走査する光を照射し て、SOI基板100の表面からの反射光を受光器50 2で受け、計数器503で反射光の中でポーラスシリコ ン301からの発光を検出し、カウントしても良い。

【0032】とのように、SOI基板の素子活性層と弗 化水素酸を含有する水溶液を接触させた状態で、支持基 板側から電圧を印加し、絶縁層のバス電流点上の素子活 性層をポーラスシリコンを析出させることにより簡便、 迅速かつ感度良くSOI基板の絶縁層の絶縁性評価が可 能となる。

【0033】以上、SOI基板の埋込み酸化膜に生じる 欠陥の評価について述べたが、図5の断面図に示すよう に、シリコン基板404上に形成したゲート酸化膜40 3の欠陥を検出する際にも適用できる。

【0034】図示するように、その表面にゲート酸化膜

5

403とポリシリコンゲート402とを形成したシリコン基板404を、47%のHF(弗化水素酸)水溶液205の中に、ゲート酸化膜403がHF溶液205に接触しないように浸し、シリコン基板404の裏面を端子405から正の電圧を印加して、ポーラスシリコン301を析出させ、ゲート酸化膜403中のビンホール407を検出することもできる。

【0035】このように、本発明はSOI基板の絶縁層に生じる欠陥だけでなく、ゲート酸化膜に生じる欠陥に対する評価もできるものである。

[0036]

【発明の効果】本発明によれば、より簡便、迅速かつ感度良くSOI茲板の絶縁層の絶縁性評価が可能になる。 【図面の簡単な説明】

【図1】本発明によるSOI基板の評価方法の実施の形態を説明する断面図。

【図2】本発明による実施の形態を適用した結果を示す SOI基板の平面図。

【図3】本発明による実施の形態及び従来の技術を用いて、異なるメーカのウエハを用いて、あるドーズ量のS\*20

\* IMOX/SOIウエハのピンホール密度を評価した結果を示す図表。

【図4】SOI基板からの反射光によりピンホールを検出する方法を説明する図。

【図5】本発明の実施の形態をゲート酸化膜に適用した 状態を説明する断面図。

【図6】 弗化水素酸の含有量とボーラスシリコンの形成の有無とを示す図表。

【符号の説明】

0 100 SOI基板

101 素子活性層

102 埋込み酸化膜

103 支持基板

200 テフロン容器

204、206 Pt電極


205、401 弗化水素酸水溶液

107 、407 ピンホール

301 ポーラスシリコン

404 シリコン基板

403 ゲート酸化膜



【図3】

基板模別(遺径)	ピンキール密度	
A (4インチ)	21 <sup>3</sup> /cm <sup>2</sup>	
B(6インチ)	181 <sup>3</sup> /cm <sup>2</sup>	
C(6インチ)	211 <sup>3</sup> /cm <sup>2</sup>	
D(6インチ)	481 <sup>3</sup> /cm <sup>2</sup>	
(a)		

(b)		
D(8インチ)	35 <sup>3</sup> /cm <sup>2</sup>	
C(Bインチ)	9.7 <sup>3</sup> /cm <sup>2</sup>	
日(8インチ)	8.6 <sup>3</sup> /cm <sup>2</sup>	

A (4インチ)

基板種別(直径) ピンホール密度

 $0^{3}/cm^{2}$ 

501 502 計数器 101 102 100 107

【図4】

【図6】

60加電圧25V

HF達度 (%)	<b>ポーラスシリコンの形成</b>
47	有
. 24	・有
20	有
10	有
5	有
1	無